一文介绍什么是扇出型封装晶圆级封装（Fan-out WLP）工艺技术

什么是扇出型封装？扇出型封装技术在封装市场是较为热门的话题。在扇出型技术中，裸片直接在晶圆上封装。由于扇出型技术并不需要中介层（interposer)，因此比2.5D/3D封装器件更廉价。扇出型技术主要可以分作三种类型：芯片先装/面朝下（chip-first/face-down）、芯片先装/面朝上（chip-first/face-up）和芯片后装（chip-last，有时候也被称为RDL first）。在chip-first/face-down工艺流程中，晶圆厂首先在晶圆上加工芯片，然后将晶圆移至封装厂进行芯片切割。最后，通过芯片贴装系统，再将芯片放置在临时载板上。EMC（epoxy mold compound，环氧模塑料）被塑封在芯片和载板上，形成所谓的重构晶圆（reconstituted wafer）。然后，在圆形重构晶圆内形成RDL。在RDL制造流程中，先在衬底上沉积一层铜种子层，再在该结构上涂布一层光刻胶，然后利用光刻设备将其图案化。最后，电镀系统将铜金属化层沉积其中，形成最终的RDL。RDL的CD取决于应用。许多扇出型封装不需要先进RDL。

在可预见的未来，5μm及以上的封装仍将是主流技术。在高端领域，ASE正朝着1-1μm及以下的RDL进军。与此同时，台积电也紧跟步伐，目前正在研发0.8μm和0.4μm的扇出型技术。

先进扇出型技术终将支持高带宽存储器（high-bandwidth memory，HBM）的封装。“扇出型方法有很多种。我们可以看到CD越来越小，越来越有挑战性。铜柱的间距也越来越小。”Veeco的光刻系统亚洲业务部门总经理Y.C. Wong说道，“通常，主流的RDL仍在5-5μm及以上。目前我们可以看到也有2-2μm或3-3μm在生产。而现在1-1μm还只是处于研发状态。

当5G真正发展起来以及随着存储器带宽需求变高时，以上需求都将被驱动。这也将推动市场对2-2μm和3-3μm及以下的更多需求。”尽管如此，所有扇出型技术仍然都面临着挑战。“扇出型封装的主要挑战是翘曲（warpage）/晶圆弯曲（wafer bow）问题。

此外，芯片放置也会影响晶圆的平整度和芯片应力。所以芯片偏移（die shift）给光刻步骤和对准带来了挑战。”Yole分析师Amandine Pizzagalli说道。成本也是关键因素之一。具有挑战性CD的封装往往更昂贵。相反，CD要求低的封装则更便宜。在任何情况下，客户对IC封装的价格都是敏感的。他们希望尽可能降低封装成本。因此，他们希望封装厂商降低制造成本。这个故事还有另外一面。封装客户可能想要一款具有挑战性RDL的扇出型产品。但是该封装技术必须达到一定的需求量才具有研发的可能性。如果封装需求量达不到目标，则很难获得回报。因此，目前来说可能还没有动力驱动更小RDL的封装研究。

扇出型晶圆级封装工艺流程：晶圆的制备及切割–将晶圆放入划片胶带中，切割成各个单元准备金属载板–清洁载板及清除一切污染物层压粘合–通过压力来激化粘合膜重组晶圆–将芯片从晶圆拾取及放置在金属载板上制模–以制模复合物密封载板移走载板–从载板上移走已成型的重建芯片排列及重新布线–在再分布层上(RDL)，提供金属化工艺制造I/O接口晶圆凸块–在I/O外连接口形成凸块切割成各个单元–将已成型的塑封体切割扇出型封装“核心”市场，包括电源管理及射频收发器等单芯片应用，一直保持稳定的增长趋势。扇出型封装“高密度”市场，包括处理器、存储器等输入输出数据量更大的应用，市场潜力巨大。

什么是fanout封装工艺？ 其就是扇出型封装，从技术特点上看，晶圆级封装主要分为扇入型（Fan-in）和扇出型（Fan-out）两种。传统的WLP封装多采Fan-in型态，应用于引脚数量较少的IC。但伴随IC信号输出引脚数目增加，对焊球间距（Ball Pitch）的要求趋于严格，加上印刷电路板（PCB）构装对于IC封装后尺寸以及信号输出引脚位置的调整需求，扇出型封装方式应运而生。扇出型封装采取拉线出来的方式，可以让多种不同裸晶，做成像WLP工艺一般埋进去，等于减一层封装，假设放置多颗裸晶，等于省了多层封装，从而降低了封装尺寸和成本。

扇出型封装工艺流程与步骤：提供晶圆，晶圆包括多个晶粒，相邻的两个晶粒之间具有第一距离，晶粒包括设置有焊垫的正面；将晶粒转移至第二载体上，在第二载体上，相邻的晶粒之间具有第二距离，第二距离大于第一距离；将晶粒转移至第三载体上，晶粒的焊垫与第三载体连接；去除第二载体；塑封晶粒；去除第三载体，晶粒的焊垫暴露于第一塑封体表面；在第一塑封体暴露晶粒的焊垫的表面设置电路，实现晶粒与外部的电连接；切割，形成独立的封装体。

优点是，在切割形成独立的封装体之前，增大晶粒之间的间距，避免切割时，切割工具损坏晶粒，提高封装体的良率，该方法工艺简单且易操作，并能够节约成本，缩短生产周期。

fanout封装工艺，我们先来看一下fanout是什么意思.
如果是在有大功率输出元件的器件中，可能是降温风扇的接口。因为这个词拆开是fan out，风扇输出。具体情况具体对待吧。接下来我再来看扇出型封装工艺，什么是扇出呢？扇出是一个相对的新来者。几十年来，IC封装都是一个固定的工艺流程。“在传统的封装中，成品的晶圆被切割成单个的芯片，然后被键合和封装，”Lam Research的高级封装副总裁Choon Lee解释说。封测代工厂一直延续着这种封装方法，但在21世纪初，一种称为晶圆级封装(WLP)的技术横空出世，使得传统封装发生了巨大的变化。Lee在一篇博文中说:“WLP，顾名思义，就是在晶圆上进行封装。因为WLP的边缘没有外部覆盖，因此封装的芯片尺寸很小(与芯片本身差不多大小)，这是我们对诸如智能手机等对尺寸敏感的设备的重要考虑。其他的优势包括简化的制造和在切割之前测试芯片功能的能力。”WLP有两种主要的类型——芯片级封装(CSP)和扇出。CSP有时被称为扇入。“封装类型主要是由最终的应用驱动的，”KLA-Tencor的市场营销高级总监Pieter Vandewalle说。“扇入/扇出WLP主要是由移动应用驱动的，它需要高性能、节能减薄和小尺寸的封装。”扇入和扇出略有不同。其中一个区别是这两个封装类型如何合并重分配层(RDLs)。RDLs是铜金属连接线，或是将一个部分和另一个部分电导通的轨迹。RDLs是用线宽和间距来测量的，它指的是金属轨迹的宽度和间距。如上所述，低密度的扇出大于8微米的线宽/间距。在扇入中，RDL轨迹被路由到内部。因此，扇入的输入/输出有限，大约在200个输入/输出和0.6毫米的厚度。但是在扇出中，RDL轨迹可以被路由到内部和外部，可以使用更多的输入/输出来支持更薄的封装。“在扇出中，你扩展了封装中的可用区域，”日月光的工程高级总监John Hunt说。

fan Out WLP的英文全称为（Fan-Out Wafer Level Packaging；FOWLP），中文全称为（扇出型晶圆级封装），其采取拉线出来的方式，成本相对便宜；FOWLP可以让多种不同裸晶，做成像WLP制程一般埋进去，等于减一层封装，假设放置多颗裸晶，等于省了多层封装，有助于降低客户成本。此时唯一会影响IC成本的因素则为裸晶大小。

晶圆级封装（Fan-in WLP）工艺技术
从封装技术特点上看，晶圆级封装主要分为Fan-in和Fan-out两种形式。传统的WLP 封装大多数采用Fan-in型态，应用于低I/O数量的产品并引入了重布线（RDL）和凸点（Bumping）两项关键技术。

其中重布线技术，是将沿芯片外围分布的焊接区转换为在芯片表面上按照平面阵列式分布的凸点焊区。首先，在晶圆上进行薄膜介质层淀积，便于增强硅片的钝化作用；然后涂覆BCB（双苯环丁烯）或PI（聚酰亚胺）作为再分布的聚合物层（5μm），起到凸点形成和装配工艺的应力缓冲的作用；把Ti层（典型材料为Ni/Cu，Ti/Cu/Ni或Ti/W/Au。）溅射到晶圆上，作为金属焊盘和凸点之间的扩散阻挡层；利用旋转式涂覆光刻胶，形成电镀掩膜，并在光掩膜内部电镀5μm的铜（电镀Cu来使重新布线的金属化获得低电阻率）；金属淀积之后，除去光刻胶，并采用干/湿蚀刻法除去电镀基体；把重新布线金属化用焊料掩膜（光BCB）覆盖，最后再采用溅射和电镀淀积凸点底部金属层（UBM），UBM是芯片上金属焊盘与凸点直接的关键界面层，提供电气连接。

涂覆第一层聚合物薄膜（Polymer Layer），以加强芯片的钝化层（Passivation），起到应力缓冲的作用；涂覆第二层聚合物薄膜，主要是起到晶圆表面平坦并保护RDL层的作用。重布线金属层（RDL）的目的是对芯片的铝焊区位置进行重新布局，使新焊区满足对焊料球最小间距的要求，并使新焊区按照阵列排布。最后一道金属层是UBM（Under Bump Metalization，球下金属层），与RDL一样的工艺流程制作。

凸点作为晶圆级封装的I/O电极，因此凸点制作也是晶圆级封装工艺过程的关键工序，它是在晶圆的新焊接区上形成凸点。凸点制作的工艺通常有多种方法，每种方法都各有其优缺点，适用于不同的工艺要求，所以选择合适的凸点制作工艺极为重要。凸点制作技术通常有三种典型工艺：电镀法、植球/模板印刷及铟凸点蒸发沉积。

电镀法生成的凸点最小直径可到30μm，具有适合I/O端数多、凸点尺寸可调、并能实现晶圆级封装（WLP）等优点；焊料（无铅或有铅）凸点植球工艺是一种较实用的工艺技术，工艺简单、成本较低、一致性好，可应用于常规厚度680μm的20cm或15cm晶圆上的凸点制作，凸点典型直径及间距分别为300μm～250μm、500μm～400μm；铟凸点蒸发沉积可实现目前最小的凸点间距和直径，并且操作温度较低，制作工艺成熟，最小凸点间距可达到15μm。该工艺所应用的关键技术为UBM溅射、厚胶光刻、铟蒸发。

晶圆凸点典型制作工艺流程:首先在晶圆上沉积并图案化一层BCB钝化层后，完成UBM 层的制作，在凸点金属化叠层下沉积，为电镀焊料形成模板，电镀之后，将光刻胶去除并刻蚀掉暴露出来的UBM层，最后沉积焊膏，回流形成焊球。另外，由于互连必须基于WLP的芯片面积大小，所以高数量的I/O将需要直径非常小的凸点（焊球）。虽然制造这样的焊球在技术上是可行的，但是需要高密度的PWB来互连，这无疑将增加印刷电路板的制造成本。目前PWB最紧密的板间距是500μm，如果板间距提高到100μm，则需要25μm的光刻技术。

晶圆级封装（Fan-out WLP）工艺技术
标准WLP（fan-in WLP）是在晶圆未进行切片前，对芯片进行封装，之后再进行切片分割，完成后的封装大小与芯片的尺寸相同。Fan-in封装的芯片尺寸和产品尺寸在二维平面上是一样大的，芯片有足够的面积把所有的I/O接口都放进去，但伴随I/O数目的增加，焊球间距的要求也趋于严格，加上印刷电路板对于IC封装后尺寸以及信号输出的调整需求，芯片的尺寸也不足以放下所有I/O 接口时，则衍生出扇出型（Fan-out）WLP。Fan-out封装是基于晶圆重构技术，是将芯片重新埋置到晶圆上，然后按照与标准WLP 工艺类似的步骤进行封装，得到的实际封装面积要大于芯片面积，在面积扩展的同时也可以增加其它有源器件及无源元件形成SiP。

目前，大多数Fan-out WLP采用芯片面向上及芯片面向下两种工艺形式。 Fan-outWLP是采用晶圆级模塑技术，首先把测试合格的芯片嵌入粘接到人造塑料晶圆（重组晶圆）中，然后用模塑料对芯片以及周围空隙进行填充，在晶圆接触焊盘区域上构建互连扇出RDLs并安装焊球进行测试，最后将膜制芯片切割成各个封装成品。Fan-in WLP的焊球数量及间距必须满足芯片的尺寸要求，而Fan-out WLP 可以扇出封装面积，对焊球数量及间距没有特别的限制，应用更加广泛，更具有优势：
• 使用已知良好的芯片( KGD )
• 更好的晶片级成品率
• 多芯片组装
• 可以嵌入无源器件
• 不止一个RDL（重新布线层）
• 更高的引脚数（或芯片尺寸减小）
• 更优的热性能
• 更容易进行SiP和3D集成电路封装
• 更高的PCB级可靠性。

晶圆级封装发展趋势及可靠性评价方法 目前WLP主要有两个发展趋势，Fan-in WLP的I/O 少、芯片尺寸小，所以主要是通过减少WLP 的层数（RDLs）以降低工艺成本；Fan-out WLP则是能实现多方面的先进封装，通过一些新材料及工艺来降低厚度，提高I/O 密度、节距、热性能及参数性能。

如何评价晶圆级封装的可靠性，可以从器件可靠性及板级可靠性两方面入手。对于器件可靠性评价，应重点检查内部结构及工艺是否存在缺陷。由于晶圆级封装器件内部结构复杂，具有更细连线和空间的RDL层（特征缩小到2μm及以下），因此对检测人员及设备提出了更高的要求（需能够发现微米级和亚微米级的缺陷），可以通过3D-Xay、声学扫描显微镜检查（不限于常规C扫描模式，应采用B扫描、透射扫描等多种扫描方式相结合）、金相切片分析及玻璃钝化层完整性检查等技术手段进行综合评价，另外对于Fan-out WLP还需要进行开封后（化学腐蚀 激光刻蚀 定点研磨）的内部检查等。

对于WLP的板级可靠性评价，由于WLP没有倒装器件互联的底部填充工艺，所以器件中不同材料间热膨胀系数（CTE）的失配导致焊球产生热应力和应变，导致封装实效。因此，可以通过热冲击、温度循环、焊球剪切/拉脱强度、X射线检查、染色渗透试验、金相切片分析等技术手段进行评估。另外，晶圆级封装器件主要应用于手持电子设备，易出现跌落情况，从而引起内部电路失效，如焊接点金属间化合物界面处断裂及芯片内部互联失效等，所以增加跌落及冲击试验的评价，也是非常有必要的。